EJERCICIO: Usando esquemáticos se desea implementar en la FPGA de la Basys 2 un contador asíncrono ascendente de 3 bits utilizando 3 flip flops T activos en el flanco positivo de un reloj de 1 Hz de frecuencia. El flip flop T debe previamente elaborarse a partir de un flip flop D activo en flanco de subida del reloj, el cual debe elaborarse utilizando 6 compuertas Nand. El conteo debe visualizarse en un display de 7 segmentos, ánodo común, disponible en la tarjeta Basys 2 Digilent.
Solución:
El proyecto debe llamarse contador_asincrono_3bits.
Se crea una nueva fuente en esquemático llamado ffd_reloj de acuerdo al siguiente gráfico del libro Fundamentos de lógica digital de Brown.
Este archivo ffd_reloj.sch se salva y sintetiza, y despues de verificar que su RTL esquemático es idéntico al del gráfico del libro, se procede en diseño de utilidades a crear su símbolo esquemático.
Luego se crea una nueva fuente en esquemático llamada fft_reloj de acuerdo al siguiente gráfico del libro Fundamentos de lógica digital de Brown.
Se solicita al lector estudiar su tabla característica y el diagrama de tiempo del gráfico.
Debe salvarse el archivo fft_reloj.sch, sintetizarlo, y despues de verificar en su RTL que obedece a lo requerido, debe crearse su respectivo símbolo esquemático.
Posteriormente, debe crearse un tercer esquemático como nueva fuente: contador_3bits.sch, el cual dispone de 3 flips flops T, acorde con la siguiente gráfica tambien del libro Fundamentos de lógica digital de Brown. Debe salvarse, sintetizarse, verificar su RTL y crear su respectivo símbolo esquemático.
Posteriormente debe crearse un cuarto esquemático adjuntando al simbolo esquemático anterior el divisor de frecuencia que permite a partir del clock de cristal de 50 Mhz lograr la frecuencia de 1 hz.
Se salva este cuarto esquemático que puede llamarse: contador_reloj1hz, se sintetiza, se verifica RTL y se crea su símbolo esquemático.
Falta por último crear un quinto esquemático: contador1hz_display adjuntandole el decoder elaborado en clase para visualización en display de 7 segmentos provisto en la tarjeta Basys 2.
Nota:
Debe cada archivo estar actualizandose esquemáticamente, antes de sintetizarlo.
La asignación de pines sólo debe efectuarse en el archivo final (quinto esquemático). Los pines son el Reset del reloj, el clock de 50 Mhz (B8), y los cátodos del display de 7 segmentos, ánodo común.
Es importante analizar en el diagrama de tiempos del contador segun la figura 7.20 del libro de Brown, el por qué el autor del libro llama la atención del lector en el cambio del 3 al 4, cuando todos los 3 bits cambian.
No hay comentarios:
Publicar un comentario